PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02-122726

(43) Date of publication of application: 10.05.1990

(51) Int. CI.

H03K 19/0948 H01L 27/088

(21) Application number: 63-276811

(71) Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:


31, 10, 1988


(72) Inventor: YAMAMOTO MAKOTO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To accelerate an operation by setting the absolute value of the threshold value of an insulation gate type transistor set at an ON state when a power goes down less than that of the threshold value to generate an OFF state. CONSTITUTION: For example, a transistor TR having two kinds of threshold values VTEN1 and VTEN2 as an N-channel transistor TR is provided. Relation | VTEN1| >| VTEN2| is given between both threshold values, and the threshold values N10 and N12 set at the OFF states when the power goes down is set as VTEN1, and the threshold values N11 and N13 set at the ON state as VTEN2. When a gate voltage VG1 is applied to turn on the TR, the source and drain currents of the TR having the threshold value VTEN1 and the TR having the threshold VTEN2 go to IDS1 and IDS2, respectively, In such a manner, the source and drain current IDS of the TR having a low threshold





value is increased, which enables the fast operation to be performed when the TR having the low threshold value is used in an integrated circuit.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

⑩特許出願公開

◎ 公開特許公報(A) 平2-122726

Sint. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)5月10日

H 03 K 19/0948 H 01 L 27/088

8326-5 J H 03 K 19/094 7735-5 F H 01 L 27/08 102 J

審査請求 未請求 請求項の数 1 (全3頁)

50発明の名称 半導

半導体集積回路装置

②特 顧 昭63-276811

②出 顧 昭63(1988)10月31日

@発明者 山 本

誠 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

加出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 増雄 外2名

明 細 智

1. 発明の名称

半導体集積回路裝置

2. 特許請求の範囲

(1) 半導体器板上に形成された絶破ゲート型トランジスタにより構成された半導体集積回路管置において、パワーダウン時 ON 状態になる絶球ゲート型トランジスタの関値の絶対値を OFF 状態になる絶破ゲート型トランジスタの関値の絶対値に比べて小さくしたことを特徴とする半導体集積回路接道。

3. 発明の詳細な説明

(産薬上の利用分野)

この発明は、半導体落板上に形成された半導体 根根回路に関するものである。

[従来の技術]

位来の半項体集積回路の一例として、第3回に CMOS で構成された4段のインパータ回路を示す。 図において、P20, P21, P22, P23 II P チャネル トランジスタ、N20, N21, N22, N23 II N チャネ ルトランジスタである。

半導体集積回路接置、特にメモリ装置において
は低消費電力化のためパワーダウンモード(スタ
ンパイモード)という機能を有しており、半導体
集積回路装置を使用しない時は電力を少なくする
ような回路構成になつている。図において、"L"
あるいは"H"の脚環レベルはパワーダウン時のレベルであり、この場合、トランジスタ N20・P21・
N22・P23 が OPP 状態になりパワーカットする役
割をしている。また、トランジスタ P20・N21・
P22・N23 はパワーダウン時 ON 状態になつており、
パワーカットの役割はしていない。そして、製造
工程を容易にするため P チャネルトランジスタ P
20・P21・P22・P23 の関値は同一であり、N チャ
ネルトランジスタ N20・N21・N22・N23 の降回も
同一にすることが一般的である。

(発明が解決しようとする課題)

しかしながら、近年半導体装置に対して低消費 電力化だけでなく、高速化という要求が強くなつ てきており、この要求に対応していく必要が生じ てきた。

従来の半導体集積回路に使用しているトランジスタは、OPP時のリーク電流を防止するということで調値の絶対値を大きくしていた。例えばPチャネルトランジスタの関値 VTBF --1.0V といつた関値を用いており、リーク電流による消費電力の増加を防いでいた。この場合、トランジスタがON状態になつたときは当然のことながらトランジスタの ON 抵抗が大きくなり、回路の高速化つまり半導体装置の高速化が容易にできないという問題はがあった。

ての発明は上記のような問題点を解消するため になされたもので、消費を力を小さく維持したま ま高速物作させることのできる半導体集積回路装 盤を得ることを目的とする。

「課題を解決するための手段」

との発明に係る半単体集積回路接近はパワーダウン時において ON 状態になるトランジスタの関値の絶対値を OPF 状態になるトランジスタの関値

ーダワン時 OFP 状態にあるトランジスタ P11・P13 の幾底は VTBP1 とし、ON 状態にあるトランジスタ P10・P12 の閾値は VTBP2 とする。同様に N チャネルトランジスタとして VTBH1・VTBH2 という 2 種類の閾値を持つトランジスタを設ける。両閾値は IVTBH1・2 I という関係にあり、パワーダウン時 OFP 状態にあるトランジスタ N10・N12 の 図値は VTBH1 とし、ON 状態にあるトランジスタ N11・N13 の関値は VTBH2 とする。

また、第2凶にPチャネルトランジスタとNチャネルトランジスタのゲート選E Vo に対するソース・ドレイン電流 los の関係を示す。例えば、Nチャネルトランジスタの場合、トランジスタをON 状態にさせるためゲート選E Voi を加えると、VTBBI という関値を持つトランジスタのソース・ドレイン電流はそれぞれ losi、los2 となる。図から明らかなように関値の低いトランジスタのソース・ドレイン電流 los が大きくなり(los2 > losi)・関値の低いトランジスタを集積回路に用いたとき高速化

の絶対値に比べて小さくしたものである。

(作用)

この発明の半導体集費回路装置は半導体装置の 低消費電力を維持しながら高速化することが可能 になる。

[突 旅 例]

以下、との発明の一実施例を図について説明する。

第1回にこの発明の一実施例である CMOS で構成された 4 段のインパータ回路を示す。図において、P10・P11・P12・P13 は P チャネルトランジスタ、N10・N11・N12・N13 は N チャネルトランジスタである。また、図において、 "L" あるいけ "H" の胸圏レベルはパワーダワン時のレベルであり、トランジスタ N10・P11・N12・P13 は OPP 状態になり、トランジスタ P10・N11・P12・N13 は ON 状態になつている。ここで、P チャネルトランジスタとして脱値の異なる 2 種類のトランジスタを設け、その関値を V_{TRP1}・V_{TRP2}とする。 両関値は 1 V_{TRP1}・> i V_{TRP1}・という関係にあり、パワ

が可能になる。逆に、トランジスタを OPP 状態に するためにゲート選圧を OV としたとき、鮮質が 大きいトランジスタの方がゲート選圧との変が大 きくなり、リーク電流を防止することが可能にな る。

税明は省略するが、 P チャネルトランジスタに ついても同様のことが目える。

[発明の効果]


以上のようにこの発明によれば、半導体集積回路において、パワーダウン時 ON 状態になるトランジスタの関値の絶対値を小さくし、 OPF 状態になるトランジスタの関値の絶対値を大きくしているために、消費電力を小さく維持したまま半導体 集代回路装置を高速動作させることができる。

4. 図面の簡単な説明

第1回はこの発明の一実施例である CMOS で構成された4段のインパータ回路の回路 図、第2回は第1回のインパータ回路に使用されるトランジスタの特性グラフ、第3回は従来の CMOS で構成された4段のインパータ回路の回路図を示す。

(11) … 尾源、 P10・P12 … 関値の絶対値の小さい P チャネルトランジスタ、 N11・N13 … 関値の絶 対値の小さい N チャネルトランジスタ、 P11・P13・ P20・P21・P22・P23 … 関値の絶対値の大きい P チャ ネルトランジスタ、 N10・N12・N20・N21・N22・N23 … 関値の絶対値の大きい N チャネルトランジスタ。

代理人 大 岩 増 堆



手 続 補 正 套(自発)
平成 1 1 17 年 月 5

特許庁長官殿

-]. 単件の表示 特願昭 63-276811 号
- 2. 発明の名称 半場体業 積回路
- 3. 補正をする者

事件との関係 特許出額人 住 所 東京都千代田区九の内二丁目2番3号 名 称 (601)三菱電機株式会社 代表者 恋 岐 守 裁

4.代理人

住 所 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 __

氏名 (7375) 弁理士 大岩 增 雄 (連絡先03(213)3421移計部)



5. 組正の対象

明細審の発明の詳細な説明の協。

- 6. 補正の内容
 - (1) 明細杏の第3頁第6行に

「関値 YTHIN - - 1. 0 V J とあるのを 「関値 YTHIN -+ 1.0 V J に訂正する。

以上